

Sapienza

Università di Roma

Ingegneria dell'Informazione, Informatica e
Statistica

Laurea Triennale

Dipartimento di Informatica

Sistemi Operativi

Appunti a cura di
Lorenzo Ferraro

25 settembre 2026

© 2026

Distribuito sotto licenza CC BY-NC-SA 4.0

<https://creativecommons.org/licenses/by-nc-sa/4.0/deed.it>

Informazioni e Segnalazioni

Questi appunti raccolgono i contenuti del corso di *Sistemi Operativi*, tenuto nell'ambito del corso di laurea in Informatica presso "La Sapienza".

Il materiale viene mantenuto e aggiornato periodicamente sul mio repository personale github.com/TonnoArcobaleno/uni-notes, dove è possibile consultare la versione più recente e proporre correzioni o integrazioni.

Questi appunti non sostituiscono in alcun modo i libri di testo consigliati dai docenti o la partecipazione alle lezioni in aula, ma nascono con l'obiettivo di essere un supporto e agevolare lo studio e ripasso.

Segnalazioni

Trattandosi di appunti scritti e rivisti da uno studente, è possibile che contengano imprecisioni, refusi o passaggi poco chiari. Se ne individui uno, la segnalazione è benvenuta e può avvenire in due modi:

- aprendo una **Issue** sul repository indicato sopra, indicando il capitolo o la sezione interessata e descrivendo brevemente il problema riscontrato;
- scrivendo direttamente a **ferraro.notes.issues@gmail.com**, specificando nell'oggetto il documento a cui ci si riferisce e, nel testo, il punto esatto e la natura dell'errore (è il canale preferito, perché più facile che io mi accorga della segnalazione in breve tempo).

Poiché il documento viene revisionato periodicamente, prima di segnalare un problema conviene verificare che non sia già stato corretto nell'ultima versione disponibile sul repository.

Indice

1	Architettura dell'Hardware	1
1.1	Von Neumann Architecture	1
1.2	Ciclo delle istruzioni	3
1.2.1	Fetch	3
1.2.2	Decode	3
1.2.3	Execute	3
1.3	CPU	4
1.4	CPU Registers	4
1.4.1	General-Purpose Registers	4
1.4.2	Special-Purpose Registers	5
1.5	Instruction Pipelining	5
1.6	CPU Performance	7
1.6.1	Principio di località	8
1.6.2	RAM	8
1.6.3	Cache	9
1.6.4	Cache Line Mapping Policies	10
1.6.5	Memoria Secondaria	11
1.7	I/O	11
1.7.1	I/O Transfer Protocols	12

Capitolo 1

Architettura dell'Hardware

1.1 Von Neumann Architecture

Prima di entrare nel vivo del corso, è bene fare un'introduzione riguardo l'architettura dell'hardware. Questo perché i sistemi operativi si pongono come **ponte** tra hardware e software.

Definizione 1.1 – Von Neumann Architecture

L'**Architettura Von Nuemann** è il fondamento teorico di tutte le architetture hardware dei computer moderni. Si basa su diversi principi:

- Le istruzioni e i dati **si trovano nello stesso spazio in memoria**
- Le istruzioni sono **sequenziali**: vengono lette una ad una dalla memoria per poi essere eseguite dalla CPU

Le componenti principali che la compongono sono:

- **Processing Unit**, dove si trovano la **ALU** (un circuito digitale dove vengono svolti i calcoli algerici più semplici) e i **registri** (piccolissime e velocissime unità di memoria volatile)
- **Control Unit**
- **Memoria RAM** dove si trovano i dati e le istruzioni
- **Mass Storage / External I/O**
- **System Bus**, il quale collega tutti gli altri componenti e li fa lavorare insieme

La Control Unit e la Processing Unit si trovano nella CPU, e comunicano con la RAM e con i dispositivi I/O tramite il System Bus.

Osservazione 1.1 – Von Neumann Bottleneck

Un classico problema dell'Architettura Von Neumann si verifica quando la RAM e la CPU comunicano: essendo la CPU molto più veloce, quando queste lavorano la RAM non riesce a tenere il passo, e dato che la CPU ha bisogno dei dati che si trovano in RAM, si ritrova spesso ad **aspettare inutilmente**, rendendo questa architettura non sempre efficiente.

Per risolvere questo problema è importante cercare di non accedere alla memoria se non strettamente necessario, sfruttando la cache ad esempio.

Definizione 1.2 – Harvard Architecture

Esiste un'altra scuola di pensiero riguardo l'architettura hardware: l'**Architettura Harvard**. La differenza più importante rispetto all'Architettura Von Neumann è che qui i dati e le istruzioni **non si trovano nello stesso spazio in memoria**.

Definizione 1.3 – System Bus

Il **System bus** (o Internal Bus) è l'insieme di cavi che permette alla CPU, alla memoria e all'I/O di comunicare fra loro. Questo si divide in 3 componenti principali:

- **Address Bus**, che contiene l'indirizzo di memoria del dato richiesto dalla CPU
- **Data Bus**, che trasporta effettivamente i dati
- **Control Bus**, che trasporta il comando da eseguire sul dato

L'**Address Bus** è **unidirezionale**, dato che viaggia sempre dalla CPU verso la memoria e mai il contrario. La **Bus width** è il numero linee fisiche che compongono il bus. Con N linee si riesce ad ottenere un numero massimo di 2^N locazioni uniche. Fino a qualche anno fa erano comuni i sistemi a 32 bit, ma essendo diventati troppo limitanti si è passati ai modelli a 64 bit. Questi, in realtà, sono troppo anche per gli hardware moderni, e dunque per risparmiare si usano spesso dei modelli fisici a 48 bit, molto più che sufficienti.

Il **Data Bus** è **bidirezionale**, dato che il dato può sia arrivare alla CPU (se lo si vuole leggere), sia partire da essa (se lo si vuole scrivere). La **Bus width** indica quanti bit si possono trasferire in un singolo clock cycle. La **Word Size** invece è la quantità di bit con cui la CPU elabora i dati (da cui si dividono i processori a 32 bit o a 64 bit).

Il **Control Bus** può trasportare diversi messaggi, tra cui i più comuni sono:

- **MEMR/MEMW** (Memory Read/Memory Write), che permettono di leggere/scrivere dati in memoria
- **IOR/IOW** ((I/O Read)/(I/O Write)), che permettono di comunicare con i dispositivi I/O
- **Bus Reques/Bus Grant**, che permettono al DMA controller di usare il Bus
- **Interrupt Signals**, messaggi mandati dai componenti hardware di notificare la CPU di un evento.

1.2 Ciclo delle istruzioni

Definizione 1.4 – Ciclo delle istruzioni

Il **ciclo delle istruzioni** è alla base di ogni operazione di un computer, che lo esegue fin dall'avvio. Si divide in tre passaggi:

- 1° **Fetch**
- 2° **Decode**
- 3° **Execute**

1.2.1 Fetch

Durante la fase di Fetch, la CPU copia il valore del **PC** (Program Counter), che contiene l'indirizzo di memoria dove si trova la prossima istruzione da eseguire, nel **MAR** (Memory Address Register) e lo inserisce anche nell'address bus. A questo punto la Control Unit manda un comando di Memory Read al control bus. Si legge dunque l'indirizzo di memoria dell'istruzione e i dati interessati da questa istruzione vengono inseriti nel data bus. La CPU li legge e li inserisce nel **IR** (Instruction Register). Infine, il PC viene incrementato così da contenere al suo interno la prossima istruzione.

1.2.2 Decode

Durante la fase di decodifica, la Control Unit legge i bit che si trovano nell'Instruction Register. Identifica l'**Opcode** (Operation Code), ossia l'operazione da eseguire che può essere ad esempio **ADD** o **LOAD**, e gli **Operands**, ossia i registri, gli indirizzi di memoria o i valori semplici su cui eseguire tale operazione. A questo punto sempre la Control Unit prepara la ALU e i registri per eseguire tale operazione.

1.2.3 Execute

Durante la fase di esecuzione, in base al tipo di istruzione vi sono tre possibili scenari:

- 1) Se l'istruzione è aritmetica, come ad esempio l'istruzione `add %eax, %ebx` (vedremo ogni tanto del codice assembly, non è essenziale ma può aiutare a capire di cosa si sta parlando. In questo caso, stiamo facendo una somma tra i valori contenuti all'interno di due registri, `eax` e `ebx`), parliamo di **ALU operations**, dato che è la ALU che se ne occupa, facendo l'operazione e scrivendo il risultato finale.
- 2) Se l'istruzione è una `load/store`, come ad esempio l'istruzione `mov (%rax), %rcx` (stiamo muovendo il valore del registro `%rax` nel registro `%rcx` performando dunque un'operazione

di load), parliamo di **Memory operations**, dove la CPU legge/scrive dati nella RAM usando MAR o MDR.

- 3) Se l'istruzione è un jump/branch, come ad esempio l'istruzione `jmp 0x4010a0` (stiamo saltando all'indirizzo `0x4010a0`), parliamo di **Control flow**, dove il Program Counter viene aggiornato direttamente all'indirizzo indicato, modificando il flow di esecuzione.

1.3 CPU

Definizione 1.5 – CPU

La **CPU** è il cervello del computer, che esegue le operazioni in memoria. Questo è diviso in tre blocchi principali:

- **Datapath**, che contiene i registri e la ALU
- **Control Unit**, che prende le istruzioni e le decodifica, e in base a queste gestisce il datapath
- **Internal Bus**, che collega i registri, la ALU e la CU (Control Unit)

La **Datapath** performa le operazioni aritmetiche (somma, sottrazione, moltiplicazione e divisione) e **bitwise** (ADD, OR, XOR, NOT e gli shift), grazie alla ALU, e ha al suo interno i **GPRs** (General-Purpose Registers), che sono delle celle di memoria interne alla CPU per mantenere dati così da non dover sempre accedere alla memoria, risparmiando tempo.

La **Control Unit** gestisce il datapath e gli dice **come** e **quando** agire. Prende in input l'Instruction Register, dei segnali di clock o dei flags, e in base a questi manda in output segnali diversi alla ALU, ai registri, o ai sistemi di I/O. È il coordinatore della CPU.

1.4 CPU Registers

Abbiamo visto nel datapath i registri, che sono piccolissime e velocissime unità di memoria nella CPU. Si dividono in due macrogruppi:

- **User-visible registers** (ossia i **General-Purpose**), che sono richiamabili direttamente tramite assembly (come i registri `%rax` e `%rbx` visti prima)
- **Control & Status registers** (ossia i **Special-Purpose**), che sono usati dalla Control Unit per modificare il flusso di esecuzione

1.4.1 General-Purpose Registers

In base al tipo di CPU questi registri sono salvati con nomi differenti:

- Per le CPU con architettura x86-64 vi sono 16 registri chiamati `%rax`, `%rbx`, `%rcx`, `%rdx`, `%rsi`, `%rdi`, `%rdp`, `%rsp` e poi da `%r8` fino a `%r15`

- Per le CPU con architettura ARM64 vi sono 31 registri che vanno da x0 a x30

1.4.2 Special-Purpose Registers

Vi sono molti Special-Purpose Registers, come ad esempio il Program Counter, l'Instruction Register, lo Stack Pointer, il MAR e l'MDR e il PSR. Vediamoli più nello specifico:

- Il **Program Counter**, come già detto, contiene l'indirizzo di memoria per la prossima istruzione da eseguire.
- L'**Instruction Register** contiene l'istruzione da eseguire.
- Lo **Stack Pointer** mantiene l'indirizzo di memoria della cima della call stack
- Il **MAR** (Memory Address Register) contiene l'indirizzo che sta venendo letto o scritto sulla RAM. È strettamente collegato all'address bus.
- L'**MDR** (Memory Data Register, o anche detto MBR, ossia Memory Buffer Register) contiene i dati letti dalla RAM o che devono esser scritti sulla RAM. È strettamente collegato al data bus.
- Il **PSR** (Program Status Register) contiene i bit flag che indicano lo stato della CPU e l'ultima operazione effettuata dall'ALU. Tra le flag più note ci sono:
 - **Zero Flag (Z)**, che diventa 1 se l'ultima operazione dell'ALU ha restituito 0 come valore
 - **Sign/Negative Flag (S/N)**, che diventa 1 se l'ultimo risultato era negativo

Queste flag sono fondamentali per eseguire if e cicli: infatti, per controllare ad esempio se due valori x e y siano uguali, il computer effettua una sottrazione e verifica se il risultato sia zero grazie proprio alla Zero Flag.

1.5 Instruction Pipelining

Definizione 1.6 – Pipelining

Nei processori più semplici, ogni istruzione deve essere presa, decodificata e eseguita prima di poter passare alla prossima. Questo però non è molto efficiente, e per questo oggi si utilizza una tecnica nota come **pipelining** dove più istruzioni vengono eseguite contemporaneamente.

Proprietà 1.1 – RISC 5-Stage Pipeline

Una pipeline standard si divide in **5 stage**:

- 1° **IF** (Instruction Fetch): si prende l'istruzione
- 2° **ID** (Instruction Decode): si decodifica l'istruzione
- 3° **EX** (Execute): si esegue l'istruzione
- 4° **MEM** (Memory Access): si legge o si scrivono i dati dell'operazione (eseguita solo se necessaria)
- 5° **WB** (Writeback): scrive il risultato nel registro di destinazione

Proprietà 1.2 – Pipeline Hazards

Tramite il Pipelining l'output ideale sarebbe di eseguire un'istruzione per clock cycle, ma questo è spesso quasi impossibile perché vi sono diversi **hazards** che rallentano la pipeline. Si dividono in:

- **Structural Hazards**, quando due istruzioni diverse hanno bisogno dello stesso hardware fisico e dunque non possono essere eseguite contemporaneamente.
- **Data Hazards**, quando un'istruzione dipende dal risultato di un'altra e dunque deve aspettare che questa finisca.
- **Control Hazards**, quando il PC viene modificato da un jump/branch, modificando il flusso di esecuzione e rendendo le istruzioni prese inutili. Per risolvere tali problemi molte CPU moderne utilizzano i **branch predictors**, che provano a indovinare il risultato di un branch. Possono essere molto utili, ma quando questi dovessero sbagliare si perderebbe ancora più tempo del normale.

Definizione 1.7 – Instruction Set Architectures

La **ISA** (Instruction Set Architectures) definisce l'interfaccia tra hardware e software. Vi sono due possibili scelte molto diverse:

- **CISC** (Complex Instruction Set Computer), che ha una lunga lista di istruzioni già pronte, come ad esempio gli Intel x86/x86-64
- **RISC** (Reduced Instruction Set Computer), che ha invece un set di istruzioni più semplici, come ad esempio gli ARM (Apple M-series)

1.6 CPU Performance

Definizione 1.8 – Processori multicore

Per superare i limiti di potenza, si è pensato di **usare più processori (core)** su un singolo dispositivo.

Ogni core è una CPU indipendente che può far partire il proprio ciclo di istruzioni indipendentemente dalle altre.

Definizione 1.9 – Clock

Ogni CPU lavora in base al proprio **System Clock**. Esiste il **Clock period**, che è la durata di un singolo clock cycle (come ad esempio 0.25 ns), e la **Clock Frequency**, ossia il numero di cicli di Clock al secondo, misurato in Hz e che si calcola banalmente prendendo il reciproco del periodo.

Le istruzioni più semplici impiegano anche un solo ciclo, ma quelle più complesse possono impiegarne anche molti. Esiste quindi il **CPI**, ossia il numero di cicli medio per istruzione, e anche il **IPC**, ossia il numero di istruzioni per ciclo (che non è altro che l'inverso del CPI). Avendo più core, i processori moderni riescono nelle condizioni ideali anche a superare il limite di un istruzione per ciclo, ottenendo quindi un valore di $IPC > 1$.

Osservazione 1.2 – Memory wall

Negli anni, i processori sono migliorati in modo esponenziale, al contrario della DRAM, che ha avuto un miglioramento molto più lineare. Questo gap ha portato alla creazione di un **memory wall**: la CPU si ritrova spesso ad aspettare la RAM che è troppo lenta. Abbiamo già visto in breve questo problema quando abbiamo parlato del Von Neumann Bottleneck.

Per risolvere questo problema, si è creata una **struttura gerarchica delle memorie**:

- 1° **Registri** (tempo: $< 1ns$, capacità: $< 1KiB$)
- 2° **L1 Cache** (tempo: $1ns$, capacità: 32/64KiB)
- 3° **L2 Cache** (tempo: $3ns$, capacità: 256/512KiB)
- 4° **L3 Cache** (tempo: $10ns$, capacità: 8/64MiB)
- 5° **RAM** o Memoria Principale (tempo: $60ns$, capacità: 8/64GiB)
- 6° **SSD** (tempo: $10\mu s$, capacità: 256GiB/2TiB)
- 7° **HDD** (tempo: $10ms$, capacità: 1/10TiB)

È evidente che i registri sono molto più veloci di un SSD o della memoria RAM, ma sono anche meno capienti, e più costosi. Infatti, il costo di tutte queste memorie diminuisce scendendo giù nella gerarchia, rendendo l'HDD il meno costoso e i registri i più costosi.

1.6.1 Principio di località

Proprietà 1.3 – Principio di località

Quando si accede a un indirizzo in memoria, è molto probabile che bisognerà accedervi anche nel breve futuro. Per questo, si salva queste informazioni in memoria cache per potervi accedere più velocemente senza dover tornare nella RAM. Questa viene detta **località temporale**.

Allo stesso modo, se si accede a un indirizzo in memoria, è molto probabile che bisognerà accedere anche agli indirizzi a lui vicino. Per questo, si salvano anche questi nella cache. Questa viene detta **località spaziale**.

Prendiamo questo codice in C come esempio:

```
1 int sum = 0;
2 for (int i = 0; i < 1000; i++){
3     sum += array[i];
4 }
```

Per la località temporale, le variabili `sum` e `i` sono salvate nei registri o nella L1 cache, così da non dover riaccedere alla DRAM. Allo stesso modo, per la località spaziale, è molto probabile che anche i valori `array[1]`, `array[2]`... saranno richiesti in un breve futuro, dunque la CPU salva quanti più possibili di questi valori riempiendo una linea di L1 cache, di 64 bytes. Dato che ogni `int` in C occupa 4 byte, si salveranno in totale 16 valori dell'array, da `array[0]` a `array[15]`. In questo modo accediamo una sola volta alla DRAM al posto di 16.

1.6.2 RAM

Definizione 1.10 – RAM

La memoria **RAM** si divide in due sottocategorie:

- 1) **SRAM** (Static RAM), veloce ma costosa. Usata per le cache delle CPU
- 2) **DRAM** (Dynamic RAM), lenta ma più economica. Usata per la memoria principale (quando si parla di RAM si intende quasi sempre la DRAM)

Fisicamente, la RAM è un **vettore lineare di locazioni**. Nella maggior parte delle architetture l'indirizzamento è al byte: a ogni indirizzo univoco corrisponde esattamente un singolo byte (8 bit). La CPU può comunque richiedere accessi a parole di 4 o 8 byte, accedendo a una sequenza di indirizzi contigui.

1.6.3 Cache

Definizione 1.11 – Linee di cache

Le cache non operano sui singoli byte, ma su strutture chiamate **linee di cache**. Questi sono blocchi (di solito di 64 byte), che contengono:

- Un **valid bit**, che indica se i dati salvati sono validi o meno
- I **tag bit**, utile per identificare la singola linea
- I **data block**, ossia gli effettivi 64 byte copiati dalla RAM

Quando la CPU richiede un accesso in memoria, ci sono due possibilità:

- **Cache Hit**: la CPU trova l'indirizzo nel giro di 1/2 cicli.
- **Cache Miss**: la CPU non trova l'indirizzo nella cache, dunque è costretta a cercarla nella DRAM, arrivando a impiegare fino a 100 cicli di clock.

Cerchiamo di calcolare la AMAT (Average Memory Access Time), ossia il tempo medio per accedere a un indirizzo di memoria.

$$\text{AMAT} = \text{Hit Time} + (\text{Miss Rate} \times \text{Miss Penalty})$$

Più il Miss Rate aumenta più questo valore aumenta, rendendo l'intero processo più lento.

Osservazione 1.3 – Cache Coherence Problem

Nei sistemi multicore, ogni core ha un suo L1 cache. Questo però crea un **problema di coerenza**: se il Core 0 e il Core 1 hanno lo stesso valore X, ma il core 1 lo aggiorna modificandone il valore, il core 0 non avrà il valore aggiornato.

Per risolvere questo problema vi sono i **coherence protocols**, che invalidano o aggiornano le copie nelle altre cache ogni volta che si presenta questo problema.

Proprietà 1.4 – Cache Write Policies

Quando la CPU scrive sulla cache, vi sono due modi per aggiornare anche la RAM con il nuovo valore:

- **Write-Through Policy:** la CPU scrive in contemporanea sia sulla Cache che sulla RAM. Dunque la RAM è sempre aggiornata, ma ogni operazione di scrittura diventa più lenta dovendo ogni volta accedere alla RAM.
- **Write-Back Policy:** la CPU aggiorna solo la Cache line, che viene marcata come *Dirty*, e la RAM viene aggiornata solo quando la cache va eliminata. Dunque le operazioni di memoria sono veloci, ma la RAM contiene valori vecchi.

1.6.4 Cache Line Mapping Policies

Vi sono diversi modi per mappare un blocco RAM a una specifica sezione della cache:

- 1) **Direct Mapped**
- 2) **Fully Associative**
- 3) **Set Associative**

Il **Direct Mapped** è l'approccio più semplice: l'indice della cache viene mappato usando l'aritmetica modulare:

$$\text{Cache Slot} = \text{Block Address} \% \text{Numero di slot della cache}$$

Se il numero di slot per la cache è 4, avremo quindi che i blocchi 0, 4, 8, ... andranno allo slot 0, quelli 1, 5, 9, ... allo slot 1 e così via. In questo caso vi è un problema chiamato **cache thrashing**: se vi sono due blocchi che devono andare allo stesso slot, è possibile che questi ogni volta si rubino il posto a vicenda. Se ad esempio inizialmente serve il blocco 0, questo andrà nello slot cache 0. Quando serve il blocco 4, anche questo deve andare nello slot 0, dunque viene tolto il blocco 0 per far spazio al blocco 4. Se poi servirà nuovamente il blocco 0, bisognerà togliere il blocco 4 per fargli spazio e così via.

Il **Fully Associative** è invece l'approccio più libero: ogni blocco può andare dove vuole. Non vi è alcun cache thrashing, ma richiede ricerche in parallelo per controllare ogni singola linea di cache finché non si trova quella che serve. Questo è molto costoso e lento, rendendo questa tecnica utile solo per strutture molto piccole.

Il **Set Associative** è un compromesso tra il Direct Mapped e il Fully Associative. La cache viene organizzata in N insiemi, che contengono un valore di blocchi prestabilito (ad esempio, in un 4-way Set Associative ogni insieme ha 4 blocchi). Un blocco viene poi associato a uno di questi insiemi tramite l'aritmetica modulare:

$$\text{Set Index} = \text{Block Address} \% \text{Numero insiemi}$$

Questo riduce notevolmente il cache thrashing (dato che vi è spazio per più di un blocco allo stesso indice), e allo stesso tempo mantiene velocità accettabili.

1.6.5 Memoria Secondaria

Vi sono due tipi di memoria secondaria:

- **HDD** (Hard Disk Drivers), ossia il disco meccanico. Questo è molto lento perché è necessario che un braccio meccanico fisico si muova sopra la traccia, ruoti, e legga/scriva sulla superficie meccanica. Il sistema operativo in questo caso deve fare il massimo per limitare i movimenti meccanici del disco.
- **SSD** (Solid State Drivers), che invece non ha parti meccaniche. I dati qui sono strutturati in **pagine** che vengono riunite in **blocchi** di, ad esempio, 128 pagine. Si può leggere tranquillamente ogni singola pagina, ma per riscriverla bisogna cancellare l'intero blocco a cui appartiene, il che rende tutto molto più lento dato che bisognerà poi ricopiare l'intero blocco. Ogni blocco, poi, può supportare solo un numero limitato di cancellazioni prima che si degradi. Il sistema operativo deve in questo caso mandare dei comandi TRIM per aiutare il controller dell'SSD a gestire i blocchi vuoti.

1.7 I/O

Un computer ha senso solo se comunica con strumenti esterni. Vi sono ad esempio i **dispositivi di storage**, come ad esempio gli SSD o gli HDD, o le **interfacce utente**, come la tastiera o il mouse. Indipendentemente dal tipo, ogni dispositivo di I/O è gestito da due layer:

- **Device Controller** (Hardware), un microchip che espone dei nuovi registri alla CPU da poter controllare
- **Device Driver** (Software), un modulo nel sistema operativo che dice alla CPU come comunicare con tale dispositivo.

La CPU, per comunicare con il Device Controller, ha due possibilità:

- **PMIO** (Port-Mapped I/O), delle istruzioni della CPU dedicate all'I/O. Ad esempio, nelle CPU con architettura x86, vi sono i comandi `in` e `out` per riferirsi in modo chiaro ai dispositivi I/O.
- **MMIO** (Memory-Mapped I/O), dove i registri del device di I/O vengono mappati direttamente nella memoria fisica, potendo così utilizzare dei normali puntatori per accedervi.

Ad oggi, l'MMIO è lo standard.

Proprietà 1.5 – Registri del Device Controller

Nel Device Controller vi sono 3 tipi di registri:

- **Status Register:** read-only dato che riporta lo status del dispositivo
- **Command Register:** write-only dato che contiene le istruzioni per il dispositivo
- **Data Register:** read/write dato che contiene i dati mandati o ricevuti

1.7.1 I/O Transfer Protocols

La CPU ha tre diversi protocolli per comunicare con un dispositivo I/O:

- **Programmed I/O (Polling)**
- **Interrupt-Driven I/O**
- **DMA (Direct Memory Access)**

Il **Programmed I/O**, più comunemente chiamato **Polling**, è il metodo più semplice: semplicemente, se la CPU vuole ad esempio leggere qualcosa su un dispositivo I/O, legge lo Status Register del suo Device Controller, e se lo stato è "Busy" continua a chiederlo, finché non lo è più e può finalmente leggere i dati dal Data Register. Dunque semplicemente la CPU continua a chiedere al dispositivo i dati finché questo non è libero e può darglieli. Questo processo prende il nome di *busy-waiting*. Il problema più grande di questo protocollo è che la CPU è impegnata al 100%.

L'**Interrupt-Driven I/O** risolve il problema del busy-waiting: semplicemente, sono direttamente i dispositivi di I/O ad avvertire la CPU di esser pronti. Dunque la CPU manda la richiesta al device, e mentre aspetta esegue altre istruzioni. Quando il dispositivo manda l'ok, inviando un segnale su una **Interrupt Line**, la CPU mette in pausa l'esecuzione, e passa al **IVT** (Interrupt Vector Table), un array di puntatori che gli indica dove trovare la corretta **ISR** (Interrupt Service Routine), che è una speciale funzione che salva tutti i flags e i registers e li ripristina alla fine dell'esecuzione dell'istruzione. Vi sono due problemi con questo protocollo:

- salvare/ripristinare i registri e i flags richiede tempo
- se si ha un dispositivo molto veloce, è possibile che la CPU sia sempre interrotta perché le istruzioni iniziate finiscono subito, finendo così per utilizzarne il 100% solo per spostarsi da un'istruzione all'altra.

Il **DMA** (Direct Memory Access) consiste nel delegare il trasferimento ad un controller hardware a parte, chiamato appunto **DMA controller**. Se per esempio bisogna spostare 4 KiB dal Disco alla RAM, la CPU può delegare tale operazione al DMA controller che lo farà senza dover coinvolgere la CPU. Alla fine, il DMA controller crea un singolo segnale che invia alla CPU per avvisare della fine del trasferimento. Il più grande problema del DMA è che condivide il

bus di sistema con la CPU, dunque se la CPU deve accedere alla RAM spesso finisce per dover aspettare il DMA controller.

La soluzione dunque è quella di sfruttare le potenzialità di tutti e 3 i protocolli, usando uno o l'altro in base alla situazione. Ad esempio, per operazioni veloci e semplici il polling è la migliore opzione, mentre per dispositivi lenti, come la tastiera, l'Interrupt-Driven I/O ha più senso.